• <dfn id="6rag6"><var id="6rag6"><kbd id="6rag6"></kbd></var></dfn>

        <label id="6rag6"></label>
        1. <dfn id="6rag6"></dfn>
          關(guān)聯(lián)公告
          暫無關(guān)聯(lián)公告

          一種三維功率VDMOS器件及其集成方法(預披露)

          2024-12-02
          項目名稱:一種三維功率VDMOS器件及其集成方法
          項目編號:QYZS-XK-2024-00262
          掛牌價格: --
          掛牌時間:2024-12-02 至 2024-12-31

          一種三維功率VDMOS器件及其集成方法

           

          一、成果基本信息

          成果基本信息

          成果名稱

          一種三維功率VDMOS器件及其集成方法

          成果所屬單位

          貴州大學

          成果所屬領(lǐng)域

          先進制造與自動化

          成果關(guān)鍵詞

          三維集成 ;功率器件  ; 集成方法  

          成果所屬學科

          集成電路技術(shù)

          交易方式

          面議

          二、成果簡介

              本發(fā)明以解決現(xiàn)有技術(shù)的VDMOS器件采用平面集成工藝存在的器件面積隨著電流容量增大而增大,嚴重影響功率系統(tǒng)的集成度,同時信號延遲時間及互連線功耗比重也將越來越大等技術(shù)問題。本發(fā)明的技術(shù)方案是設(shè)計一種三維功率VDMOS器件及其集成方法,它包括功率單元和芯片層,所述芯片層有二個以上,每個芯片層上均勻分布有二個以上的功率單元,每個功率單元外圍設(shè)置有獨立的終端,每個功率單元外圍設(shè)置有層間導電互連的TSV通孔,各個芯片層堆疊在一起形成三維功率VDMOS器件。所述功率單元外圍設(shè)置有散熱的TSV通孔。每個芯片層之間有絕緣介質(zhì)層,所述絕緣介質(zhì)層為二氧化硅。各個芯片層間的空隙處有填充膠。所述的各個功率單元外圍都設(shè)置有獨立的終端,所述終端為場限環(huán)結(jié)構(gòu)。TSV通孔上方設(shè)有凸點。所述三維功率VDMOS器件采用雙層金屬布線結(jié)構(gòu)。

           

          特別聲明

           

          1.本公告僅對成果進行推介,接受意向方咨詢與洽談,以上介紹中的內(nèi)容僅供參考。

          2.貴州陽光產(chǎn)權(quán)交易所通過自身網(wǎng)站及相關(guān)媒體發(fā)布的項目信息并不構(gòu)成貴州陽光產(chǎn)權(quán)交易所對任何項目的任何交易建議。意向方應不依賴于已披露的上述信息并自行對項目的相關(guān)情況進行必要的盡職調(diào)查和充分了解。

          項目聯(lián)系人 趙經(jīng)理  

          聯(lián) 話:15085914974


          亚洲熟女一区二区三区,99精品全国在线观看,不卡岛国的无码av毛片,91精品福利尤物视频
          • <dfn id="6rag6"><var id="6rag6"><kbd id="6rag6"></kbd></var></dfn>

              <label id="6rag6"></label>
              1. <dfn id="6rag6"></dfn>